キャンセル
次の結果を表示 
次の代わりに検索 
もしかして: 
cancel
告知

JTAC-Mid-Career-Recruitment-2021.3

CSC-campaign.JPG

 

ASR9K: MPA の OIR 実施時に PCIE error が出力される

347
閲覧回数
0
いいね!
0
コメント

 

ASR9000 シリーズルータにおいて、以下の LC を使用している場合に、搭載されている MPA を OIR すると、PCIE error が検出されることがあります。

A9K-MOD400-SE
A9K-MOD400-TR
A9K-MOD200-SE
A9K-MOD200-TR

エラー・メッセージの出力例としては、以下の通りです。
 
LC/0/4/CPU0:May 19 21:56:37.507 : pciesvr[75]: %PLATFORM-PCIE-1-ERROR : B/D/F 33/19/0 dev name:PLX 8749 port 19: AER| UES: 0x00000020 CES: 0x00000000 RES: 0x00000000 IDS: 0x00000000| HDRS: 0x00000000 0x00000000 0x00000000 0x00000000
LC/0/4/CPU0:May 19 21:56:37.507 : pciesvr[75]: %PLATFORM-PCIE-1-ERROR : B/D/F 33/19/0 dev name:PLX 8749 port 19: PCIE| DevCap 0x00008001, DevCntl 0x00000817, DevStat 0x00000004| LinkCap 0x13796823, LinkCntl 0x00000000, LinkStat 0x00000001| SlotCap 0x00980c80, SlotCntl 0x00000000, SlotStat 0x00000148
LC/0/4/CPU0:May 19 21:56:37.508 : pciesvr[75]: %PLATFORM-PCIE-3-BUS_ERROR : PCI/PCIe Device: bus/device/function 33/19/0 - Uncorrectable Fatal Error: Surprise Link Down
LC/0/4/CPU0:May 19 21:56:37.508 : pciesvr[75]: %PLATFORM-PCIE-1-ERROR : B/D/F 33/19/0 dev name:PLX 8749 port 19: AER| UES: 0x00000000 CES: 0x00000000 RES: 0x00000000 IDS: 0x00000000| HDRS: 0x00000000 0x00000000 0x00000000 0x00000000
LC/0/4/CPU0:May 19 21:56:37.508 : pciesvr[75]: %PLATFORM-PCIE-1-ERROR : B/D/F 33/19/0 dev name:PLX 8749 port 19: PCIE| DevCap 0x00008001, DevCntl 0x00000817, DevStat 0x00000000| LinkCap 0x13796823, LinkCntl 0x00000000, LinkStat 0x00000001| SlotCap 0x00980c80, SlotCntl 0x00000000, SlotStat 0x00000148
LC/0/4/CPU0:May 19 21:56:37.606 : pciesvr[75]: %PLATFORM-PCIE-3-LINK_RESET_ERROR : Failed to reset the PCIe link between bus/device/function 33/19/0 and bus/device/function 0/0/0. Error code 0x466d4000 ('pciesvr' detected the 'warning' condition 'Link is inactive')

 

この動作については実装上の制限となります。

再起動等の場合は、PCIE のエラーを検知する機構に事前にその旨を内部的に通知することが出来ますが
OIR の場合はそれが出来ないため、PCIE のエラーが出力される場合があります。

 

また、この制限に関しては、Tomahawk LC を使用している場合のみとなります。

第2世代の Typhoon LC と異なり、第3世代の Tomahawk LC は、PCEI AER(Advanced Error Reporting) を採用しており、内部の PCIE 上のエラー検知やその処理について改善が行われていますが、その関係上、エラーが検知されることがあります。

 

そのため、MPA の OIR のタイミングでのみ PCIE error が出力されるようであれば、エラーに関して特に対処の必要はありません。

Content for Community-Ad



このウィジェットは表示できません。